#### 厅 日 国 PATENT OFFICE JAPAN

別紙添付の書類に記載されている事項は下記の出願書類に記載されて いる事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office

出願年月日 Date of Application:

2002年 7月30日

出願番 Application Number:

特願2002-221233

[ ST.10/C ]:

[JP2002-221233]

人 Ш Applicant(s):

株式会社日立製作所

U.S. Appln. Filed 7-14-03 Inventor: T. Habuka et al Mattingly Stangers Matur Docket H-1103

2003年 2月28日

特許庁長官



【書類名】 特許願

【整理番号】 H02009601

【提出日】 平成14年 7月30日

【あて先】 特許庁長官殿

【国際特許分類】 H04B 1/38

【発明者】

【住所又は居所】 東京都小平市上水本町五丁目20番1号 株式会社日立

製作所 半導体グループ内

【氏名】 羽深 敏人

【発明者】

【住所又は居所】 神奈川県横浜市戸塚区吉田町292番地 株式会社日立

製作所 デジタルメディア開発本部内

【氏名】 野田 正樹

【発明者】

【住所又は居所】 東京都小平市上水本町五丁目20番1号 株式会社日立

製作所 半導体グループ内

【氏名】 野上 博志

【発明者】

【住所又は居所】 東京都小平市上水本町五丁目20番1号 株式会社日立

製作所 半導体グループ内

【氏名】 堀 仁一

【発明者】

【住所又は居所】 東京都小平市上水本町五丁目20番1号 株式会社日立

製作所 半導体グループ内

【氏名】 松浦 達治

【発明者】

【住所又は居所】 東京都小平市上水本町五丁目20番1号 株式会社日立

製作所 半導体グループ内

【氏名】 堀 和明

【発明者】

【住所又は居所】 東京都小平市上水本町五丁目20番1号 株式会社日立

製作所 半導体グループ内

【氏名】

井之川 直人

【特許出願人】

【識別番号】

000005108

【氏名又は名称】

株式会社日立製作所

【代理人】

【識別番号】

100080001

【弁理士】

【氏名又は名称】

筒井 大和

【電話番号】

03-3366-0787

【手数料の表示】

【予納台帳番号】

006909

【納付金額】

21,000円

【提出物件の目録】

【物件名】

明細書 1

【物件名】

図面 1

【物件名】

要約書 1

【プルーフの要否】

要

【書類名】 明細書

【発明の名称】 半導体集積回路装置、無線LANシステム、および自動ゲイン 制御システム

# 【特許請求の範囲】

【請求項1】 無線データが通信可能な通信機器にベースバンド処理用半導体集積回路装置とともに搭載される高周波処理用の半導体集積回路装置であって、 無線データ通信における受信信号の信号レベルを測定し、ゲイン制御に用いられる第1の信号レベル測定信号を出力する第1測定回路を備えたことを特徴とする半導体集積回路装置。

【請求項2】 請求項1記載の半導体集積回路装置において、前記第1測定回路から出力される第1の信号レベル測定信号が、対数圧縮された信号であることを特徴とする半導体集積回路装置。

【請求項3】 請求項1または2記載の半導体集積回路装置において、

ベースバンド信号に変換されたアナログ信号のI信号、およびQ信号を加算処理する加算処理部を備え、

前記第1測定回路は、前記加算処理部が加算処理した信号を測定することを特 徴とする半導体集積回路装置。

【請求項4】 請求項1または2記載の半導体集積回路装置において、

ベースバンド信号に変換されたアナログ信号のI信号、およびQ信号のそれぞれを二乗し、それら二乗したI信号とQ信号とを加算処理する加算処理部を備え

前記第1測定回路は、前記加算処理部が加算処理した信号を測定することを特 徴とする半導体集積回路装置。

【請求項5】 請求項1または2記載の半導体集積回路装置において、

ベースバンド信号に変換されたアナログ信号のI信号、およびQ信号の絶対値をそれぞれとり、それら絶対値のI信号とQ信号とを加算処理する加算処理部を備え、

前記第1測定回路は、前記加算処理部が加算処理した信号を測定することを特 徴とする半導体集積回路装置。 【請求項6】 無線データ通信における受信信号の信号レベルを測定し、ゲイン制御に用いられる第1の信号レベル測定信号を出力する第1測定回路と、

前記第1測定回路の測定結果に基づいて受信信号の有無を判断し、受信信号が 検出されない場合には少なくとも2本のアンテナをある時間毎に切り換え、受信 信号を検出した際には切り換え動作を停止し、受信した前記アンテナを接続固定 するアンテナ切り換え信号を生成する制御回路と、

前記制御回路のアンテナ切り換え信号に基づいて、前記少なくとも2本のアンテナにおける切り換えを制御するアンテナスイッチとを備えたことを特徴とする無線LANシステム。

【請求項7】 無線データ通信における受信信号の信号レベルを測定し、粗 ゲイン制御に用いられる第1の信号レベル測定信号を出力する第1測定回路と、

入力された I 信号、および Q 信号の信号 レベルを測定し、密ゲイン制御に用いられる第2の信号レベル測定信号を出力する第2測定回路と、

前記第1、および第2測定回路が測定した第1、ならびに第2の信号レベル測 定信号に基づいて、ゲイン設定値を生成する制御回路と、

前記制御回路から出力されたゲイン設定値に基づいて、第1、および第2のゲイン設定データを生成するゲイン制御回路と、

前記ゲイン制御回路から出力された第1、および第2のゲイン設定データに応じてI信号、Q信号を増幅するプログラマブルゲインアンプとを備えたことを特徴とする無線LANシステム。

【請求項8】 請求項6または7記載の無線LANシステムにおいて、前記制御回路から前記ゲイン制御回路に出力されるゲイン設定値が、時分割データであることを特徴とする無線LANシステム。

【請求項9】 請求項6~8のいずれか1項に記載の無線LANシステムにおいて、

送信回路調整コマンドに基づいて、テスト信号を発生するテスト信号発生部( ゲイン制御回路)と、

前記テスト信号発生部から出力されたテスト信号に基づいて送信ベースバンド アンプの出力レベルを測定し、前記送信ベースバンドアンプの出力レベルが予め 定められた範囲内に入るように調整する調整回路とを備えたことを特徴とする無線 LANシステム。

【請求項10】 無線データ通信における受信信号の信号レベルを測定する 測定回路と、

前記測定回路が測定した信号レベルから、プログラマブルゲインアンプのゲインを算出し、ゲイン設定データとして出力するゲイン制御部と、

前記ゲイン制御部から出力されるゲイン設定データに基づいてI信号、Q信号を増幅するゲインを制御するプログラマブルゲインアンプとを備えたことを特徴とする自動ゲイン制御システム。

【請求項11】 無線データ通信における受信信号の信号レベルを測定する 複数の測定回路と、

前記複数の測定回路が測定した信号レベルに応じたゲイン設定データをそれぞ れ出力するゲイン制御部と、

前記ゲイン制御部から出力される各々のゲイン設定データ毎に、I信号、Q信号を増幅するゲインが制御されるプログラマブルゲインアンプとを備え、

前記複数の測定回路は、測定精度がそれぞれ異なり、

前記プログラマブルゲインアンプは、前記複数のゲイン設定データのうち、測定精度の低い信号レベルによって算出したゲイン設定データから測定精度の高い信号レベルにより算出したゲイン設定データを順番に用いてゲイン制御を行うことを特徴とする自動ゲイン制御システム。

【請求項12】 無線データ通信における受信信号の信号レベルを測定し、 対数圧縮された粗ゲイン制御に用いられる第1の信号レベル測定信号を出力する 第1測定回路と、

入力されたI信号、およびQ信号の信号レベルをリニアスケールで測定し、密 ゲイン制御に用いられる第2の信号レベル測定信号を出力する第2測定回路と、

前記第1、および第2測定回路が測定した第1、ならびに第2の信号レベル測 定信号に基づいて、ゲイン設定値を生成する制御回路と、

前記制御回路から出力されたゲイン設定値に基づいて、第1、および第2のゲイン設定データを生成し、ゲイン制御を行うゲイン制御回路と、

前記ゲイン制御回路から出力された第1、および第2のゲイン設定データに応じてI信号、Q信号を増幅するプログラマブルゲインアンプとを備えたことを特徴とする自動ゲイン制御システム。

【請求項13】 請求項12記載の自動ゲイン制御システムにおいて、

前記プログラマブルゲインアンプが、3つのプログラマブルゲインアンプが直 列接続された構成からなり、

前記前段の2つのプログラマブルゲインアンプは、前記ゲイン制御回路が、前記第1信号レベル測定信号から生成した第1のゲイン設定データに基づいてI信号、Q信号を増幅するゲインが設定され、

前記後段のプログラマブルゲインアンプは、前記ゲイン制御回路が、前記第2 信号レベル測定信号から生成した第2のゲイン設定データに基づいてI信号、Q 信号を増幅するゲインが設定されることを特徴とする自動ゲイン制御システム。

【請求項14】 請求項13記載の自動ゲイン制御システムにおいて、

前記3つのプログラマブルゲインアンプは、DCオフセットをキャンセルする DCオフセットキャンセル部をそれぞれ設け、

前記制御回路は、前記3つのプログラマブルゲインアンプのゲイン切り換えの際に発生するDCオフセットをキャンセルするDCオフセットキャンセル信号を 出力することを特徴とする自動ゲイン制御システム。

【請求項15】 請求項10~14のいずれか1項に記載の自動ゲイン制御システムにおいて、前記ゲイン制御回路がプログラマブルゲインアンプに出力する第1、および第2のゲイン設定データが、時分割データであることを特徴とする自動ゲイン制御システム。

【請求項16】 請求項12~15のいずれか1項に記載の自動ゲイン制御システムにおいて、

前記第1測定回路の測定結果に基づいて受信信号有無を判断し、受信信号が検 出されない場合には少なくとも2本のアンテナをある時間毎に切り換え、受信信 号を検出した際には切り換え動作を停止し、受信した前記アンテナを接続固定す る切り換え信号を生成する制御回路と、

前記制御回路のアンテナ切り換え信号に基づいて、前記少なくとも2本のアン

テナにおける切り換えを行うアンテナスイッチ部とを備えたことを特徴とする自動ゲイン制御システム。

【請求項17】 請求項12~16のいずれか1項に記載の自動ゲイン制御システムにおいて、

前記アンテナが受信した受信信号を増幅する低雑音増幅器を備え、

前記低雑音増幅器は、前記ゲイン制御回路が第1の信号レベル測定信号に基づいてゲイン設定値から生成したゲイン切り換えデータにより、ゲインが制御されることを特徴とする自動ゲイン制御システム。

【請求項18】 入力された I 信号、および Q 信号の信号レベルをリニアスケールで測定し、第2の信号レベル測定信号を出力する第2測定回路と、

前記第2測定回路が測定した第2の信号レベル測定信号に基づいて、ゲイン設 定値を生成する制御回路と、

前記制御回路から出力されたゲイン設定値に基づいて、第2のゲイン設定データを生成するゲイン制御を行うゲイン制御回路と、

前記ゲイン制御回路から出力された第2のゲイン設定データに応じてI信号、 Q信号を増幅するプログラマブルゲインアンプと、

スイッチ切り換え信号に基づいて出力先を切り換え、信号の送信時に送信ベースバンドアンプから出力される送信信号を前記プログラマブルゲインアンプに出力するバイパス用スイッチ部とを備え、

前記バイパススイッチ部を切り換えて送信信号を前記ゲインアンプに出力し、 前記第2測定回路によって、前記プログラマブルゲインアンプから出力される I 信号、およびQ信号の特性誤差をそれぞれ測定し、前記プログラマブルゲインア ンプのゲイン調整を行うことを特徴とする自動ゲイン制御システム。

### 【発明の詳細な説明】

[0001]

### 【発明の属する技術分野】

本発明は、無線LANシステムにおける信号の送受信技術に関し、特に、受信信号におけるオートゲインコントロールに適用して有効な技術に関するものである。

[0002]

【従来の技術】

1

たとえば、無線LAN(Local Area Network)システムにおいては、受信信号の強弱に伴って信号レベルの適正化を行うオートゲインコントロール処理が必要となっている。

[0003]

IEEE802. 11 aにおいては、受信時にパケット信号の先頭部分、すなわち8 $\mu$ sのプリアンブル期間にオートゲインコントロール処理、および同期検出などを行うことが取り決められており、該ゲインコントロール処理は実質 5 $\mu$ s 弱程度の時間で実行しなければならない。

[0004]

本発明者が検討したところによれば、オートゲインコントロール処理では、R F(高周波)処理用とベースバンド処理用との2つの半導体集積回路装置が用い られている。

[0005]

RF処理用の半導体集積回路装置では、受信した信号をベースバンドに変換する。ベースバンド処理用の半導体集積回路装置は、RFチップによって周波数変換された信号をデジタル信号に変換し、そのデジタル信号のレベルを測定してレベルコントロールを実行している。

[0006]

また、RF処理用の半導体集積回路装置が受信する信号レベルは-82dBm ~-30dBmであるが、ベースバンド処理用の半導体集積回路装置では±2dBの範囲にレベルコントロールが必要であるので、デジタル信号が微弱レベルの場合には、該デジタル信号の相関処理(auto Correlate)を行い、その信号を用いてレベルコントロールを実行している。

[0007]

なお、この種の無線LANシステムについて詳しく述べてある例としては、1 998年8月1日、株式会社アスキー発行、マルチメディア通信研究会(編)、「標準LAN教科書(下)改訂三版」P235~P238があり、この文献には 、IEEEE802.11における無線LANのアーキテクチャについてが記載されている。

[0008]

【発明が解決しようとする課題】

ところが、上記のような無線 LANシステムにおけるオートゲインコントロール処理技術では、次のような問題点があることが本発明者により見い出された。

[0009]

すなわち、前述したようにデジタル信号が微弱レベルの場合、該デジタル信号を相関処理して信号レベルを測定するという高度な技術が必要となるとともに、ベースバンド処理用の半導体集積回路装置に大きな負担をかけてしまうことになる。

[0010]

たとえば、RF処理用の半導体集積回路装置のみを製造するメーカにおいては、ベースバンド処理用の半導体集積回路装置にその技術を要求することになってしまい、競争力がなくなってしまうなどのデメリットが発生してしまうことになる。

[0011]

本発明の目的は、オートゲインコントロール処理を短時間で、高精度に行うことのできる半導体集積回路装置、無線LANシステム、および自動ゲイン制御システムを提供することにある。

[0012]

また、本発明の他の目的は、ベースバンド処理部に負担をかけることなく、オートゲインコントロール処理を短時間で、かつ高精度に行うことのできる半導体 集積回路装置、無線LANシステム、および自動ゲイン制御システムを提供する ことにある。

[0013]

本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。

[0014]

#### 【課題を解決するための手段】

本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば 、以下のとおりである。

1. 本発明は、無線データが通信可能な通信機器にベースバンド処理用半導体集積回路装置とともに搭載される高周波処理用の半導体集積回路装置であって、無線データ通信における受信信号の信号レベルを測定し、ゲイン制御に用いられる第1の信号レベル測定信号を出力する第1測定回路を備えたものである。

#### [0015]

また、本願のその他の発明の概要を簡単に示す。

- 2. 前記第1項において、第1測定回路から出力される第1の信号レベル測定信号が対数圧縮された信号よりなるものである。
- 3. 前記第1項または前記第2項において、ベースバンド信号に変換されたアナログ信号のI信号、およびQ信号を加算処理する加算処理部を備え、第1測定回路が加算処理した信号を測定するものである。
- 4. 前記第1項または前記第2項において、アナログ信号のI信号、およびQ信号のそれぞれを二乗し、それらを加算処理する加算処理部を備え、第1測定回路は、加算処理部が加算処理した信号を測定するものである。
- 5. 前記第1項または前記第2項において、アナログ信号のI信号、およびQ信号の絶対値をそれぞれとり、それらを加算処理する加算処理部を備え、第1測定回路は、加算処理部が加算処理した信号を測定するものである。
- 6. 無線データ通信における受信信号の信号レベルを測定し、ゲイン制御に用いられる第1の信号レベル測定信号を出力する第1測定回路と、該第1測定回路の測定結果に基づいて受信信号の有無を判断し、受信信号がない場合には少なくとも2本のアンテナをある時間毎に切り換え、受信信号を検出した際には切り換え動作を停止し、受信した前記アンテナを接続固定するアンテナ切り換え信号を生成する制御回路と、該制御回路のアンテナ切り換え信号に基づいて、該アンテナにおける切り換えを制御するアンテナスイッチとを備えたものである。
- 7. 無線データ通信における受信信号の信号レベルを測定し、粗ゲイン制御に用いられる第1の信号レベル測定信号を出力する第1測定回路と、入力されたI信

- 号、およびQ信号の信号レベルを測定し、密ゲイン制御に用いられる第2の信号レベル測定信号を出力する第2測定回路と、該第1、および第2測定回路が測定した第1、ならびに第2の信号レベル測定信号に基づいて、ゲイン設定値を生成する制御回路と、該制御回路から出力されたゲイン設定値に基づいて、第1、および第2のゲイン設定データを生成するゲイン制御回路と、該ゲイン制御回路から出力された第1、および第2のゲイン設定データに応じてI信号、Q信号を増幅するプログラマブルゲインアンプとを備えたものである。
- 8. 前記第6項または前記第7項において、制御回路から出力されるゲイン設定値が、時分割データよりなるものである。
- 9. 前記第6項~前記第8項のいずれかにおいて、送信回路調整コマンドに基づいて、テスト信号を発生するテスト信号発生部と、該テスト信号発生部から出力されたテスト信号に基づいて送信ベースバンドアンプの出力レベルを測定し、送信ベースバンドアンプの出力レベルが予め定められた範囲内に入るように調整する調整回路とを備えたものである。
- 10.無線データ通信における受信信号の信号レベルを測定する測定回路と、該測定回路が測定した信号レベルから、プログラマブルゲインアンプのゲインを算出し、ゲイン設定データとして出力するゲイン制御部と、該ゲイン制御部から出力されるゲイン設定データに基づいて I 信号、Q信号を増幅するゲインを制御するプログラマブルゲインアンプとを備えたものである。
- 11.無線データ通信における受信信号の信号レベルを測定する複数の測定回路と、複数の測定回路が測定した信号レベルに応じたゲイン設定データをそれぞれ出力するゲイン制御部と、各々のゲイン設定データ毎に、I信号、Q信号を増幅するゲインが制御されるプログラマブルゲインアンプとを備え、前記複数の測定回路は測定精度がそれぞれ異なり、前記プログラマブルゲインアンプは、測定精度の低い信号レベルによって算出したゲイン設定データから測定精度の高い信号レベルにより算出したゲイン設定データを順番に用いてゲイン制御を行うものである。
- 12. 無線データ通信における受信信号の信号レベルを測定し、対数圧縮された粗ゲイン制御に用いられる第1の信号レベル測定信号を出力する第1測定回路と

- 、入力された I 信号、および Q 信号の信号 レベルをリニアスケールで測定し、密ゲイン制御に用いられる第2の信号 レベル測定信号を出力する第2測定回路と、第1、ならびに第2の信号 レベル測定信号に基づいて、ゲイン設定値を生成する制御回路と、該ゲイン設定値に基づいて、第1、および第2のゲイン設定データを生成し、 I 信号、 Q 信号をゲイン制御するゲイン制御回路と、該第1、および第2のゲイン設定データに応じて I 信号、 Q 信号を増幅するプログラマブルゲインアンプとを備えたものである。
- 13. 前記第12項において、プログラマブルゲインアンプが、3つのプログラマブルゲインアンプが直列接続された構成からなり、前段の2つのプログラマブルゲインアンプは、ゲイン制御回路が第1信号レベル測定信号から生成した第1のゲイン設定データに基づいてゲインを設定し、後段のプログラマブルゲインアンプは、第2のゲイン設定データに基づいてI信号、Q信号を増幅するゲインを設定するものである。
- 14. 前記13項記載において、3つのプログラマブルゲインアンプは、DCオフセットをキャンセルするDCオフセットキャンセル部をそれぞれ設け、制御回路は、3つのプログラマブルゲインアンプのゲイン切り換えの際に発生するDCオフセットをキャンセルするDCオフセットキャンセル信号を出力するものである。
- 15. 前記第10項~前記第14項のいずれかにおいて、ゲイン設定データが、 時分割データよりなるものである。
- 16. 前記第12項~前記第15項のいずれかにおいて、第1測定回路の測定結果に基づいて受信信号有無を判断し、受信信号が検出されない場合には少なくとも2本のアンテナをある時間毎に切り換え、受信信号を検出した際には切り換え動作を停止し、受信した前記アンテナを接続固定する切り換え信号を生成する制御回路と、該制御回路のアンテナ切り換え信号に基づいて、少なくとも2本のアンテナにおける切り換えを行うアンテナスイッチ部とを備えたものである。
- 17. 前記第12項~前記第16項において、アンテナが受信した受信信号を増幅する低雑音増幅器を備え、該低雑音増幅器は、第1の信号レベル測定信号に基づいてゲイン設定値から生成したゲイン切り換えデータにより、ゲインを制御す

るものである。

18. 入力された I 信号、および Q 信号の信号レベルをリニアスケールで測定し、第2の信号レベル測定信号を出力する第2測定回路と、該第2測定回路が測定した第2の信号レベル測定信号に基づいて、ゲイン設定値を生成する制御回路と、該制御回路から出力されたゲイン設定値に基づいて、第2のゲイン設定データを生成するゲイン制御を行うゲイン制御回路と、該ゲイン制御回路から出力された第2のゲイン設定データに応じて I 信号、 Q 信号を増幅するプログラマブルゲインアンプと、 スイッチ切り換え信号に基づいて出力先を切り換え、信号の送信時に送信ベースバンドアンプから出力される送信信号を前記プログラマブルゲインアンプに出力するバイパス用スイッチ部とを備え、バイパススイッチ部を切り換えて送信信号をプログラマブルゲインアンプに出力し、第2測定回路によって、プログラマブルゲインアンプから出力される I 信号、および Q 信号の特性誤差をそれぞれ測定し、プログラマブルゲインアンプのゲイン調整を行うものである

[0016]

【発明の実施の形態】

以下、本発明の実施の形態を図面に基づいて詳細に説明する。

[0017]

(実施の形態1)

図1は、本発明の実施の形態1による無線LANシステムのブロック図、図2は、図1の無線LANシステムに設けられたLPF/PGAのブロック図、図3は、図2のLPF/PGAに設けられたプログラマブルゲインアンプの構成を示す説明図、図4は、図3のプログラマブルゲインアンプに設けられた可変ゲインアンプの内部構成を示す説明図、図5は、図2のLPF/PGAによるによる目的信号の増幅動作における説明図、図6は、図1の無線LANシステムに設けられた第1測定回路の内部構成の説明図、図7は、図1の無線LANシステムに設けられた制御回路の内部構成の説明図、図8は、図1の無線LANシステムに設けられたゲイン制御回路の内部構成の説明図、図9は、図1の無線LANシステムに設けられたゲイン制御回路の内部構成の説明図、図9は、図1の無線LANシステムに設けられたゲイン制御回路の内部構成の説明図、図9は、図1の無線LANシステムにおける制御回路が実行する制御動作のフローチャート、図10は、図9の動

作処理フローを時系列で示した説明図、図11は、図1の無線LANシステムにのショートシンボル期間におけるベースバンド信号の波形説明図、図12は、図1の無線LANシステムにおけるRF処理部とベースバンド処理部との間で送受信される各種信号の一例を示す説明図、図13は、図12の制御信号におけるMODE信号による各種設定の詳細を示す説明図、図14は、図12のシリアルインターフェイスのレジスタマップの詳細な説明図、図15は、図14のシリアルインターフェイスにおけるタイミング仕様の一例を示す説明図である。

# [0018]

本実施の形態1において、無線LANシステム1は、伝送路として電波を利用してLAN(Local Area Network)を構築する。無線LANシステム1は、図1に示すように、受信アンテナ2,3、アンテナスイッチ4、送信アンテナ5、送信アンプ6、RF処理部7、およびベースバンド処理部8から構成されている。

# [0019]

さらに、RF処理部7は、LNA9、1stミキサ10、2ndミキサ11,12、加算器13、OSC14、LPF15、LPF/PGA16,17、第1 測定回路18、ゲイン制御回路(テスト信号発生部、ゲイン制御部)19、調整回路20、送信ベースバンドアンプ21,22、送信1stミキサ23,24、ならびに送信2stミキサ25から構成されている。また、ベースバンド処理部8は、第2測定回路26、制御回路(ゲイン制御部)27、変調回路28、および復調回路29から構成されている。

#### [0020]

これらRF処理部7、ならびにベースバンド処理部8は、たとえば、1チップの半導体集積回路装置によってそれぞれ構成されている。

#### [0021]

OSC14は、外部入力される基準クロックSCLKに基づいて、クロック信号を生成し、1st ミキサ10、2nd ミキサ11, 12、送信1st ミキサ2 3, 24、および送信2st ミキサ25 などに供給する。

#### [0022]

受信信号は、受信アンテナ2,3のいずれか一方によって受信され、アンテナスイッチ4により受信条件を満たす方が選択される。このアンテナスイッチ4は、制御回路19から出力されるアンテナスイッチ切り換え信号ASにより制御される。そして、低雑音増幅器であるLNA9によって増幅された後、1stミキサ10で中間周波数に変換される。

# [0023]

さらに、2ndミキサ11,12にてベースバンド信号に変換される。その後、LPF/PGA16,17にて目的の信号が適当なレベルになるように増幅され、いわゆるI信号、Q信号が別々に後段のベースバンド処理部8に伝えられ、復調回路29にて復調される。

### [0024]

一方、送信信号は、変調回路26によってベースバンド信号(I信号、およびQ信号)に変換された後、送信ベースバンドアンプ21,22を通り、送信1stミキサ23,24、および送信2ndミキサ25によって、目的のRF周波数に周波数変換される。そして、送信アンプ6によって増幅されて送信アンテナ5から送信される。

#### [0025]

受信側I、Qベースバンド信号のレベルを調整するための機構としては、AGC(Automatic Gain Control)が使用されている。このための信号レベル測定に、第1測定回路18、および第2測定回路26が用いられる。第1測定回路18は、2ndミキサ11,12の出力M1,M2を加算器13で加算した信号Addを、さらにLPF15により妨害信号を除去したものの信号レベル値を対数圧縮して測定し、測定信号(第1の信号レベル測定信号)MR1として出力する。

#### [0026]

第2測定回路26は復調対象となるI信号、およびQ信号のレベルを線形(リニア)なままで測定し、測定信号(第2の信号レベル測定信号)MR2として出力する。第1測定回路18、第2測定回路26の出力は制御回路27にそれぞれ送られ、その結果をもとにゲイン設定値時分割データTDを発生し、ゲイン制御

回路19を介して、I信号、Q信号の信号レベルが目標レベルとなるようにLP F/PGA16, 17のゲインを制御する。

[0027]

ゲイン制御回路19では、制御回路27から受け取ったゲイン設定値時分割データTDを、該制御回路27が発生したモード制御信号MC、およびDCオフセットキャンセル制御/ゲインデータラッチ兼用信号(DCオフセットキャンセル信号)KSによる制御によって、LNAゲイン切り換え信号GC、PGAゲイン設定値データ(第1、および第2のゲイン設定データ)GDに展開し、LNA9、およびLPF/PGA16,17にそれぞれ与える。

[0028]

また、送信系の回路調整においては、ゲイン制御回路19からの送信回路調整コマンドCCにより、変調回路28がテスト信号を発生し、調整回路20が送信ベースバンドアンプ21,22の出力レベルを測定し、予め定められた範囲内に入るように該送信ベースバンドアンプ21,22を調整する。

[0029]

図2は、LPF/PGA16(, 17)の構成を説明するブロック図である。

[0030]

LPF/PGA16(, 17)は、ローパスフィルタF1~F3とプログラマブルゲインアンプGA1~GA3とが交互に接続された構成からなる。各々のプログラマブルゲインアンプGA1~GA3に対しては、PGAゲイン設定値データGDに基づいてゲイン制御が行われる。

[0031]

また、各々のプログラマブルゲインアンプGA1~GA3に入力されるDCオフセットキャンセル制御/ゲインデータラッチ兼用信号KSは、該プログラマブルゲインアンプGA1~GA3のゲイン切り換え時に発生するDCオフセットをキャンセルする。

[0032]

さらに、プログラマブルゲインアンプGA1(~GA3)の内部構成について図3を用いて説明する。

[0033]

プログラマブルゲインアンプGA1 (~GA3) は、入力ショートスイッチ30、減算器31、可変ゲインアンプ32、アンプ33、静電容量素子34、ならびにサンプリングスイッチ35から構成されている。

[0034]

入力ショートスイッチ30は、入力信号INとリファレンス電圧Vrefとの切り換えを行う。入力ショートスイッチ30の一方の接続部には、入力信号INが入力されるように接続されており、該入力ショートスイッチ30の他方の接続部には、リファレンス電圧Vrefが入力されるように接続されている。

[0035]

入力ショートスイッチ30の共通接続部には、可変ゲインアンプ32の入力部が接続されており、該可変ゲインアンプ32の出力部にはサンプリングスイッチ35の他方の接続部が接続されている。

[0036]

可変ゲインアンプ32には、PGAゲイン設定値データGDが入力され、この PGAゲイン設定値データGDに基づいて出力ゲインが可変される。この可変ゲインアンプ32の出力部から出力される信号が出力信号OUTとなる。

[0037]

サンプリングスイッチ35の一方の接続部には、静電容量素子34の一方の接続部、ならびにアンプ33の入力部がそれぞれ接続されている。静電容量素子34の他方の接続部には基準電位VSSが接続されている。アンプ33の出力部には、減算器31が接続されている。静電容量素子34は、通常動作時にDCオフセットを保持する。減算器31、ならびにアンプ33は、可変ゲインアンプ32の出力に発生するDCオフセットを入力に帰還する。

[0038]

また、入力ショートスイッチ30、およびサンプリングスイッチ35は、DC オフセットキャンセル制御/ゲインデータラッチ兼用信号KSに基づいてON/ OFF制御が行われる。サンプリングスイッチ35は、静電容量素子34へのD Cオフセットのサンプリングを行うためのスイッチである。 [0039]

このプログラマブルゲインアンプGA1 (~GA3) においては、DCオフセットキャンセル制御/ゲインデータラッチ兼用信号KSにより、入力ショートスイッチ30をリファレンス電圧Vrefに接続し、サンプリングスイッチ35を閉じることにより、可変ゲインアンプ32の出力に発生するDCオフセット電圧がアンプ33によって増幅された後、減算器31を介して可変ゲインアンプ32に帰還される。

[0040]

その結果、可変ゲインアンプ32から出力される出力信号OUTのDCオフセットが抑圧される。

[0041]

上記において、DCオフセットが抑圧された状態で、DCオフセットキャンセル制御/ゲインデータラッチ兼用信号KSにより、入力ショートスイッチ30を入力信号INに接続し、サンプリングスイッチ35を開くことにより、DCオフセットをキャンセルするための電圧を静電容量素子34に保持し、DCオフセットのキャンセルを維持しながら、入力信号INを可変ゲインアンプ32に通すことが可能となる。

[0042]

さらに、可変ゲインアンプ32の内部構成の一例について図4を用いて説明する。

[0043]

可変ゲインアンプ32は、ゲイン選択スイッチGSW1, GSW2、DCオフセット発生源SETV1~SETV3、およびアンプAP1~AP3から構成されている。

[0044]

ゲイン選択スイッチGSW1の共通接続部には入力信号INが入力される。ゲイン選択スイッチGSW1は、PGAゲイン設定値データGDに基づいて切り換えを行い、DCオフセット発生源SETV1~SETV3のいずれかに出力する

[0045]

DCオフセット発生源SETV1~SETV3は、アンプAP1~AP3の入力部にそれぞれ接続されており、該アンプAP1~AP3のいずれかから出力される信号は、PGAゲイン設定値データGDに基づいて切り換え制御されるゲイン選択スイッチGSW2を介して出力信号OUTとして出力される。

[0046]

アンプAP1~AP3は、異なるゲインをそれぞれ有しており、これらアンプAP1~AP3をゲイン選択スイッチGSW1, GSW2によって切り換えて選択する。個々のアンプAP1~AP3は、それぞれ独立にDCオフセットを有しているので、ゲイン切り換え毎に異なるDCオフセット電圧が発生する。

[0047]

また、図4では、2つのゲイン選択スイッチGSW1, GSW2により、切り換え制御を行う構成としたが、これらゲイン選択スイッチGSW1, GSW2のうち、いずれか一方を省略してもよい。

[0048]

ここで、LPF/PGA16(, 17)による目的信号の増幅について、図5を用いて説明する。

[0049]

また、図5の右側においては、目的信号、隣接妨害信号、ならびに非隣接妨害 信号のグラフをそれぞれ示しており、横軸は周波数、縦軸が信号レベルとなって いる。

[0050]

たとえば、IEEE802.11aでは目的信号に対して、隣接妨害信号が十 16dB、非隣接妨害信号が+32dBまでそれぞれ許容する必要がある。この ため、目的信号を目標信号レベルまで増幅するにあたり、妨害信号による回路の 飽和を防止することが必要となる。よって、必要なローパスフィルタとプログラ マブルゲインアンプとの特性を、たとえば3段階に分割して、それを交互に配置 することを行う。

[0051]

入力信号として目的信号、隣接妨害信号、ならびに非隣接妨害信号が混合した信号が入ってくる場合、ローパスフィルタF1により妨害信号をある程度除去した後、プログラマブルゲインアンプGA1により増幅する。

[0052]

次に、ローパスフィルタF2を介することにより妨害信号をさらに除去し、プログラマブルゲインアンプGA2により再び増幅する。同様に、ローパスフィルタF3による妨害信号除去とプログラマブルゲインアンプGA3による増幅とを行うことにより、目的信号が目標とする信号レベルになる。

[0053]

このとき、各々のローパスフィルタF1~F3の妨害遮断特性とプログラマブルゲインアンプGA1~GA3のゲインを適当に制御することにより、信号が通過する回路が飽和することなく目的信号の増幅を可能とすることができる。

[0054]

また、第1測定回路18の内部構成について図6を用いて説明する。

[0055]

第1測定回路18は、ローパスフィルタ36、検波回路37、ならびに1og アンプ38から構成されている。ローパスフィルタ36は妨害信号を除去し、検 波回路37は、該ローパスフィルタ36を介して入力された信号を直流電圧に変 換する。1ogアンプ38は、検波回路37によって変換された直流電圧を対数 圧縮する。

[0056]

この構成によって、入力信号レベルの広い範囲に対して、信号の有無、および 信号レベルの概略値を測定することができる。

[0057]

さらに、制御回路27の内部構成について、図7を用いて説明する。

[0058]

制御回路27は、プロセッサ39、プログラムメモリ40、データメモリ41 、入力ポート42、出力ポート43、およびバス44から構成されている。プロセッサ39は、プログラムに基づいて制御回路27におけるすべての制御を司る [0059]

プログラムメモリ40は、前述したプロセッサ39が実行するプログラムを格納する。データメモリ41は、プログラムの実行結果を一時的に格納する。入力ポート42は、第1測定回路18、および第2測定回路26から出力される測定信号MR1,MR2を受け取る。

[0060]

出力ポート43は、ゲイン設定値時分割データTD、モード制御信号MC、DCオフセットキャンセル制御/ゲインデータラッチ兼用信号KS、アンテナスイッチ切り換え信号AS、送信回路調整コマンドCC、および送信回路調整信号発生コマンドCDなどが出力される。これらプロセッサ39、プログラムメモリ40、データメモリ41、入力ポート42、ならびに出力ポート43は、バス44を介して相互に接続されている。

[0061]

そして、この制御回路19により、受信系ゲイン制御、送信系回路調整、および受信アンテナ選択などの全体システムの動作を制御する。

[0062]

また、ゲイン制御回路19の内部構成について説明する。

[0063]

ゲイン制御回路19は、図8に示すように、ゲインラッチ選択レジスタ45、 ゲインラッチ46,47、およびモードデコーダ48などから構成されている。

[0064]

ゲインラッチ選択レジスタ45は、ゲインラッチ46,47のいずれのデータを保持するかを選択する。ゲインラッチ46は、時分割で送られてくるゲイン設定値時分割データTDから、LNA9、およびプログラマブルゲインアンプGA1,GA2に設定すべきゲインデータを保持する。

[0065]

ゲインラッチ47は、同様に時分割で送られてくるゲイン設定値時分割データ TDから、プログラマブルゲインアンプGA3に設定すべきゲインデータを保持 する。モードデコーダ48は、入力されたモード制御信号MCをデコードし、送 信回路調整コマンドCCなどを出力する。

[0066]

モード制御信号MCが受信動作でないイニシャル状態において、ゲインラッチ 選択レジスタ45、およびゲインラッチ46,47がともにクリアされる。

[0067]

モード制御信号MCが受信動作の際には、ゲインラッチ選択レジスタ45、ならびにゲインラッチ46,47はそれぞれアクティブになり待機状態となる。このとき、ゲインラッチ46の出力端子Qから出力されるゲインラッチ選択信号は'0'で、該ゲインラッチ46への書き込みが許可され、ゲインラッチ47への書き込みが阻止される。なお、同図において、Eはイネーブル端子を表し、Dはデータ端子を表す。

[0068]

また、ゲインラッチ46は、入力されたDCオフセットキャンセル制御/ゲインデータラッチ兼用信号KSの立ち上がりエッジで該ゲインラッチ46にゲイン設定値時分割データTDがラッチされる。

[0069]

このゲインラッチ46の出力端子Qからは、LNA9、およびプログラマブルゲインアンプGA1, GA2に設定すべきPGAゲイン設定値データGD、およびLNAゲイン切り換え信号GCが出力される。

[0070]

DCオフセットキャンセル制御/ゲインデータラッチ兼用信号KSの立ち下がりではゲインラッチ選択レジスタ45が反転し、ゲインラッチ46への書き込みが阻止されるとともに、ゲインラッチ47への書き込みが許可される。

[0071]

そして、DCオフセットキャンセル制御/ゲインデータラッチ兼用信号KSの立ち上がりエッジで、ゲインラッチ47にゲイン設定値時分割データTDがラッチされる。

[0072]

このゲインラッチ47の出力端子Qからは、プログラマブルゲインアンプGA3に設定すべきPGAゲイン設定値データGDが出力される。

[0073]

MODEは、1パケットの受信が終了すると、受信動作ではなくなり、イニシャル状態に戻って次のMODEが受信動作になるのを待つ。

[0074]

次に、本実施の形態の作用について説明する。

[0075]

図9は、制御回路19が実行する制御動作フローを示したフローチャートである。

[0076]

まず、MODEが受信状態に設定されると(ステップS101)、制御回路19は、アンテナスイッチ切り換え信号ASを出力し、受信アンテナ2が受信した信号レベルを第1測定回路18によって測定する(ステップS102)。

[0077]

そして、ある受信感度を超える信号が受信された否かを判定する(ステップS103)。具体的には、IEEE802. 11aにおいて最低受信感度が-82 d B m と定められているので、その-82 d B m よりも大きな信号が受信されているか否かを判定する。

[0078]

ステップS103の処理において、-82dBmよりも大きな信号が受信されていない場合には、アンテナスイッチ切り換え信号ASを出力し、受信アンテナ3が受信した信号レベルを第1測定回路18によって測定する(ステップS104)。

[0079]

そして、-82 d B m を超える信号が受信された否かを判定する(ステップ S 105)。ステップ S 105 の処理において、-82 d B m よりも大きな信号が 受信されていない場合には、ステップ S 102 ~ S 105 の処理を繰り返し実行する。

[0080]

ステップS103、またはS105の処理において、-82dBmを超える信号が受信されると、制御回路19は、第1測定回路18が測定した受信信号のレベルに応じてゲインラッチ46にゲイン設定値時分割データTDを設定し、LNA9のゲイン設定値、およびプログラマブルゲインアンプGA1, GA2のゲイン粗設定値(6dB程度単位)を大まかに設定し、ゲイン粗制御を行う(ステップS106)。

[0081]

また、受信信号が検出されると、それ以降は、そのパケットが終了するまで受信アンテナ2,3の切り換えを停止する。

[0082]

ゲイン粗制御を設定してDCオフセットをキャンセルした後、第2測定回路26が再び信号レベルを測定する(ステップS107)。そして、第2測定回路26が測定した信号レベルに応じてゲインラッチ47にゲイン設定値時分割データTDを設定してプログラマブルゲインアンプGA3のゲインを高精度に設定(±2dB程度)する(ステップS108)。

[0083]

このステップS108の処理においてゲイン密制御が終了し、オートゲインコントロール処理が終了となる。

[0084]

ここで、受信アンテナが3つになった場合のフローチャートを図18に示す。

[0085]

この場合、ステップS105の処理において、-82dBmよりも大きな信号が受信されていない場合には、3つ目の受信アンテナが受信した信号レベルを第1測定回路18によって測定する(ステップS109)。

[0086]

そして、-82dBmを超える信号が受信された否かを判定する(ステップS 110)。ステップS105の処理において、-82dBmよりも大きな信号が 受信されていない場合には、ステップS102~S110の処理を繰り返し実行 する。

[0087]

また、ステップS101~S104、およびステップS106~S108の処理は、図9と同様であるので説明は省略する。受信アンテナの数が4つ以上になった場合においてもこれに準ずることになる。

[0088]

図10は、図9の動作処理フローを時系列で示した説明図である。

[0089]

図10においては、上方から下方にかけて、受信されるMODE信号、アンテナスイッチ切り換え信号AS、第1測定回路18の入力信号、DCオフセットキャンセル制御/ゲインデータラッチ兼用信号KS、ゲインラッチ選択レジスタ45から出力されるゲインラッチ選択信号、ゲイン設定値時分割データTD、LNA9のゲイン切り換え/プログラマブルゲインアンプGA1~GA3のゲイン設定値、および第2測定回路26の入力信号(I信号、Q信号)の信号変化についてそれぞれ示している。

[0090]

まず、MODE信号が受信動作になり、アンテナスイッチ切り換え信号ASによって、受信アンテナ2,3を交互に切り換え、第1測定回路18によって信号レベルを測定し、あるレベルの受信感度を超える入力信号を待ち受ける。

[0091]

この場合には、アンテナスイッチ切り換え信号ASが'0'のときに第1測定回路18がレベル測定したときには受信信号が無く、その後、アンテナスイッチ切り換え信号ASを反転して受信アンテナを切り換えて、再度第1測定回路18が信号レベルを測定した際に受信信号が検出されている。

[0092]

最低受信感度を超える信号が受信されたら、制御回路19は第1測定回路19 が測定した受信信号レベルに応じてLNA9のゲイン設定値、ならびにプログラ マブルゲインアンプGA1, GA2のゲイン粗制御値を設定する。

[0093]

制御回路27は、ゲイン設定値時分割データTDに、LNA9、およびプログラマブルゲインアンプGA1, GA2への設定値を出力する。次いで、DCオフセットキャンセル制御/ゲインデータラッチ兼用信号KSを立ち上げ、ゲイン制御回路19によってゲインデータをラッチする。

[0094]

LNA9、ならびにプログラマブルゲインアンプGA1, GA2のゲインが切り替わるとDCオフセットが変化するため、DCオフセットキャンセル制御/ゲインデータラッチ兼用信号KSを'1'に保持し、この期間にDCオフセットをキャンセルする。

[0095]

このDCオフセットキャンセル期間では、プログラマブルゲインアンプGA1, GA2の入力がリファレンス電圧Vrefのショートされるために、第2測定回路26の入力信号(I信号、Q信号)には交流信号を除いたDC成分のみが発生する。

[0096]

そして、DCオフセットのキャンセルに十分な期間を過ぎた後、DCオフセットキャンセル制御/ゲインデータラッチ兼用信号KSを'0'に下げる。

[0097]

DCオフセットキャンセル制御/ゲインデータラッチ兼用信号KSが'0'に下なると、LNA9、ならびにプログラマブルゲインアンプGA1, GA2に交流信号がのり、第2測定回路26が信号レベルを測定する。

[0098]

この動作と並行して、DCオフセットキャンセル制御/ゲインデータラッチ兼用信号KSが'0'になるタイミング(立ち下がり)でゲインラッチ選択レジスタ45がMODE信号をラッチし、ゲインラッチ選択信号を'1'とし、次にゲイン値を受け取るのがゲインラッチ47になるように設定する。

[0099]

そして、第2測定回路26で測定した信号レベルに応じてプログラマブルゲインアンプGA3のゲイン密設定を行う。制御回路27はゲイン設定値時分割デー

24

タTDにプログラマブルゲインアンプGA3への設定値を出力する。

[0100]

その後、DCオフセットキャンセル制御/ゲインデータラッチ兼用信号KSを立ち上げ、ゲイン制御回路19によってゲインデータをラッチする。次いで、DCオフセットキャンセル制御/ゲインデータラッチ兼用信号KSを'1'に保持してDCオフセットのキャンセル処理を行う。

[0101]

ここで、図11にショートシンボル期間におけるベースバンド信号の波形を示す。図の上段、中央段に示するように、I 信号、およびQ信号は、それぞれ0.  $8 \mu s を 1$  周期として1/2 周期(0.  $4 \mu s$  時間)でシフトしている。

[0102]

これら I 信号、 Q 信号を加算処理することによって、図の下段 (I+Q) に示すように、 1/2 周期 (O.  $4 \mu$  s 時間) で繰り返す信号となる。

[0103]

図11の右側に示す周波数スペクトラムで見ると、I信号、またはQ信号は、ショートシンボル期間で使用されるキャリアがすべて観測されるが、I+Qにおいては、I信号、Q信号の一番低い周波数成分がそれぞれ消えていることが分かる。

[0104]

このことにより、I、Qの個別信号では、O.  $8 \mu s$  周期測定をしないと信号レベルが測定できないが、I+Qにおいては、1/2 周期の時間で測定が可能となることが分かる。

[0105]

また、図12は、RF処理部7とベースバンド処理部8との間で送受信される 各種信号の一例を示している。

[0106]

図12の上方から下方にかけては、ベースバンド処理部8がRF処理部7から 受け取る受信信号、RF処理部7とベースバンド処理部8との間でやり取りされ る制御信号、ならびにベースバンド処理部8がRF処理部7に出力する送信信号 をそれぞれ示している。

[0107]

また、図の左欄から右欄にかけて、端子名、属性、機能、備考、および図1に 示す信号との対応をそれぞれ示している。

[0108]

さらに、図13には、図12に示した制御信号におけるMODE信号による各種設定の詳細についてそれぞれ示している。図14は、シリアルインターフェイスのレジスタマップについて示しており、図15は、シリアルインターフェイスにおけるタイミング仕様の一例を示す説明図である。

[0109]

それにより、本実施の形態1によれば、第1測定回路18によって対数変換した信号レベルを測定してゲイン粗制御を行った後、第2測定回路26によってリニアスケールで測定した信号レベルを用いてゲイン密制御を行うので、オートゲインコントロール処理を短時間で、高精度に行うことができる。

[0110]

また、粗制御のための測定をRF処理部7が行うので、ベースバンド処理部8 の負担を軽減することができる。

[0111]

さらに、本実施の形態1においては、可変ゲインアンプ32(図4)が、ゲイン選択スイッチGSW1, GSW2、DCオフセット発生源SETV1~SETV3、およびアンプAP1~AP3から構成された場合について記載したが、たとえば、図16に示すように、図4の可変ゲインアンプを2つ直列に接続した構成としてもよい。

[0112]

この場合、可変ゲインアンプ32aは、ゲイン選択スイッチGSW1 $\sim$ GSW4、DCオフセット発生源SETV1 $\sim$ SETV6、アンプAP1 $\sim$ AP6から構成される。

[0113]

ゲイン選択スイッチGSW1、GSW2、DCオフセット発生源SETV1~

SETV3、およびアンプAP1~AP3の構成は図4と同様である。ゲイン選択スイッチGSW3、GSW4、DCオフセット発生源SETV4~SETV6、ならびにアンプAP4~AP6における接続も図4に示した構成と同様である。また、ゲイン選択スイッチGSW1~GSW4aは、PGAゲイン設定値データGDに基づいて切り換えられる。

# [0114]

そして、ゲイン選択スイッチGSW2の共通接続部がゲイン選択スイッチGSW3の共通接続部接続され、ゲイン選択スイッチGSW4の共通通接続部から出力信号OUTが出力される。

#### [0115]

それにより、I信号、Q信号を別々にゲイン調整することができるので、I信号とQ信号とのゲインバランスを制御することができる。

# [0116]

この場合においても、4つのゲイン選択スイッチGSW1~GSW4によって切り換え制御を行う構成としたが、ゲイン選択スイッチGSW1, GSW2のいずれか一方、ならびにゲイン選択スイッチGSW3, GSW4のいずれか一方をそれぞれ省略してもよい。

#### [0117]

さらに、本実施の形態1に示したプログラマブルゲインアンプGA1~GA3 (図3)の構成は、図17に示すように、携帯電話用ICなどに使用されるDC オフセットキャンセル技術を用いて構成するようにしてもよい。

### [0118]

この場合、プログラマブルゲインアンプGA1(~GA3)は、図17に示すように、図3のプログラマブルゲインアンプGA1(~GA3)に設けられたアンプ33、静電容量素子34、およびサンプリングスイッチ35の代わりに、DAC49、ADC50、およびDCオフセットキャンセル制御回路51を新たに設けた構成からなる。

### [0119]

DAC49は、DCオフセットキャンセル制御回路51から出力されたDCオ

フセットキャンセル制御信号CANCをデジタル/アナログ変換し、キャンセル電圧を発生する。

[0120]

ADC50は、可変ゲインアンプ32のDCオフセット電圧をアナログ/デジタル変換してサンプリングする。DCオフセットキャンセル制御回路51は、DCオフセットキャンセル制御/ゲインデータラッチ兼用信号KSに基づいてオフセットキャンセルを指示する。

[0121]

DCオフセットキャンセル制御回路51にDCオフセットキャンセル制御/ゲインデータラッチ兼用信号KSが入力され、DCオフセットキャンセルが指示されると、ADC50は、可変ゲインアンプ32に発生するオフセット電圧値をサンプリングする。

[0122]

そして、DCオフセットキャンセル制御回路51は、ADC50がサンプリングしたDCオフセットをキャンセルするための電圧をDAC49に出力する。その後、再び、可変ゲインアンプ32に発生するオフセット電圧値をサンプリングし、目標値に達していなければオフセットをキャンセルする電圧をDAC49に出力する。

[0123]

(実施の形態2)

図19は、本発明の実施の形態2による無線LANシステムのブロック図である。

[0124]

本実施の形態2において、無線LANシステム1 a は、図19に示すように、 受信アンテナ2,3、アンテナスイッチ4、送信アンテナ5、送信アンプ6、R F処理部7、およびベースバンド処理部8からなる図1と同様の構成に、新たに 送受信バイパス用スイッチ52,53が追加された構成からなる。

[0125]

送受信バイパス用スイッチ52の一方の接続部には2ndミキサ11が接続さ

れ、該送受信バイパス用スイッチ52の共通接続部にはLPF/PGA16が接続されている。

# [0126]

また、送受信バイパス用スイッチ53の一方の接続部には2ndミキサ12が接続されており、該送受信バイパス用スイッチ53の共通接続部にはLPF/PGA17が接続されている。そして、送受信バイパス用スイッチ52,53の他方の接続部には、送信ベースバンドアンプ21の出力部がそれぞれ接続されている。

### [0127]

これら送受信バイパス用スイッチ52,53は、ゲイン制御回路19から出力 される受信回路調整コマンドJCに基づいてスイッチの切り換え制御が行われ、 受信系のI信号、およびQ信号の2系統の回路間誤差調整が行われる。

# [0128]

たとえば、受信系2系統の回路間誤差調整を行うには、図19に示すように、 送受信バイパスイ用スイッチ46,47の他方の接続部がそれぞれ共通接続部に 接続されるように設定する。この設定は、前述したようにゲイン制御回路19か ら出力される受信回路調整コマンドJCの制御に基づいて行われる。

#### [0129]

これによって、送信信号(I信号)を受信側のLPF/PGA16,17にバイパスして第2測定回路26によってLPF/PGA16,17のゲイン差をI信号、Q信号のゲイン差として測定することができる。

#### [0130]

そして、この測定結果から、予め決められた誤差範囲に入るように2系統のL PF/PGA16, 17におけるゲイン制御を行うことができる。

#### [0131]

それにより、本実施の形態2においては、送信信号の出力時に、該送信信号を 用いて受信側回路のゲイン調整を行うことにより、特別な調整時間を設けること なく高精度に受信信号の誤差調整を行うことができる。

# [0132]

図20は、図17の変形例を示す図である。図20の変形例は、図17にて可変ゲインアンプ32の入力側にあった減算器31を可変ゲインアンプ32の出力側に置いたものである。図20の変形例によれば、発生するDCオフセットが小さい場合に、DACの分解能が低くて済むというメリットがある。

[0133]

以上、本発明者によってなされた発明を発明の実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。

[0134]

【発明の効果】

本願によって開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、以下のとおりである。

[0135]

(1)無線データなどの受信信号におけるオートゲインコントロール処理を短 時間で、高精度に行うことができる。

[0136]

(2) また、対数圧縮した信号レベルを測定し、プログラマブルゲインアンプ の粗制御を行うので、ベースバンド処理部の負担を軽減することができる。

[0137]

(3) さらに、送信信号の出力時に、該送信信号を用いて受信側回路のゲイン 調整を行うので、高精度に受信信号の誤差調整を効率よく行うことができる。

【図面の簡単な説明】

【図1】

本発明の実施の形態1による無線LANシステムのブロック図である。

【図2】

図1の無線LANシステムに設けられたLPF/PGAのブロック図である。

【図3】

図2のLPF/PGAに設けられたプログラマブルゲインアンプの構成を示す 説明図である。 【図4】

図3のプログラマブルゲインアンプに設けられた可変ゲインアンプの内部構成 を示す説明図である。

【図5】

図2のLPF/PGAによる目的信号の増幅動作における説明図である。

【図6】

図1の無線LANシステムに設けられた第1測定回路の内部構成の説明図である。

【図7】

図1の無線LANシステムに設けられた制御回路の内部構成の説明図である。

【図8】

図1の無線LANシステムに設けられたゲイン制御回路の内部構成の説明図である。

【図9】

図1の無線LANシステムにおける制御回路が実行する制御動作のフローチャートである。

【図10】

図9の動作処理フローを時系列で示した説明図である。

【図11】

図1の無線LANシステムのショートシンボル期間におけるベースバンド信号の波形説明図である。

【図12】

図1の無線LANシステムにおけるRF処理部とベースバンド処理部との間で送受信される各種信号の一例を示す説明図である。

【図13】

図12の制御信号におけるMODE信号による各種設定の詳細を示す説明図である。

【図14】

図12のシリアルインターフェイスのレジスタマップの詳細な説明図である。

### 【図15】

図14のシリアルインターフェイスにおけるタイミング仕様の一例を示す説明 図である。

# 【図16】

本発明の他の実施の形態による可変ゲインアンプの内部構成を示す説明図である。

# 【図17】

本発明の他の実施の形態によるプログラマブルゲインアンプの構成を示す説明 図である。

# 【図18】

図1の無線LANシステムにおける制御回路が実行する制御動作の他の例を示すフローチャートである。

# 【図19】

本発明の実施の形態2による無線LANシステムのブロック図である。

# 【図20】

本発明の他の実施の形態による制御回路の内部構成の他の例を説明する図である。

### 【符号の説明】


- 1 無線LANシステム
- 2,3 受信アンテナ
- 4 アンテナスイッチ
- 5 送信アンテナ
- 6 送信アンプ
- 7 RF処理部
- 8 ベースバンド処理部
- 9 LNA
- 10 受信1stミキサ
- 11, 12 受信2ndミキサ
- 13 加算器

- 14 OSC
- 15 LPF
- 16, 17 LPF/PGA
- 18 第1測定回路
- 19 ゲイン制御回路(テスト信号発生部、ゲイン制御部)
- 20 調整回路
- 21, 22 送信ベースバンドアンプ
- 23, 24 送信1stミキサ
- 25 送信2ndミキサ
- 26 第2測定回路
- 27 制御回路 (ゲイン制御部)
- 28 変調回路
- 29 復調回路
- 30 入力ショートスイッチ
- 3 1 減算器
- 32,32a 可変ゲインアンプ
- 33 アンプ
- 34 静電容量素子
- 35 サンプリングスイッチ
- 36 ローパスフィルタ
- 37 検波回路
- 38 logアンプ
- 39 プロセッサ
- 40 プログラムメモリ
- 41 データメモリ
- 42 入力ポート
- 43 出力ポート
- 44 バス
- 45 ゲインラッチ選択レジスタ


- 46, 47 ゲインラッチ
- 48 モードデコーダ
- 49 DAC
- 50 ADC
- 51 DCオフセットキャンセル制御回路
- 52,53 送受信バイパス用スイッチ
- F1~F3 ローパスフィルタ
- GA1~FGA3 プログラマブルゲインアンプ
- GSW1~GSW4 ゲイン選択スイッチ
- SETV1~SETV6 DCオフセット発生源
- AP1~AP6 アンプ
- TD ゲイン設定値時分割データ
- MC モード制御信号
- KS DCオフセットキャンセル制御/ゲインデータラッチ兼用信号(DCオフ
- セットキャンセル信号)
- AS アンテナスイッチ切り換え信号
- CC 送信回路調整コマンド
- GD PGAゲイン設定値データ (第1、および第2のゲイン設定データ)
- JC 受信回路調整コマンド

### 【書類名】 図面

# 【図1】




【図2】




 $\boxtimes$  2

[図3]


**Ø** 3



【図4】




【図5】




【図6】

# **2** 6




【図7】

**Z** 7




# 【図8】




【図9】

## **2** 9



#### 【図10】

(I, Q)




ゲイン初期状態

ゲイン粗設定

ゲイン密設定

【図11】



## 【図12】

*``* ⊠

端子名		属性	機能	備考	図1符号対応
	RSSIOUT	OUT/Analog	RSSI曲力		測定信号MRI
	RXBBOUTIX	OUT/Analog	受信ベースパンドI信号 (Positive)		1信号
受信信号	RXBBOUTIY	OUT/Analog	受信ペースバンドI信号 (Negative)		
	RXBBOUTQX	OUT/Analog	受信ペースパンドQ信号 (Positive)		Q信号
	RXBBOUTQY	OUT/Analog	受信ベースパンドQ信号 (Negative)		
	AGCGAIN[3]	IN/Digital	AGCゲイン設定値入力, MSB	(図11参照)	ゲイン設定値
	AGCGAIN[2]	IN/Digital	AGCゲイン設定値入力		時分割
	AGCGAIN[1]	IN/Digital	AGCゲイン設定値入力		データTD
	AGCGAIN[0]	IN/Digital	AGCゲイン設定値入力, LSB		
	WAIT	IN/Digital	AGCゲイン設定値ラッチタイミング		DCオフセットキャンセル 単細デンシーカニュ
制御信号			& DC Offset整定制御		恵はファイン・ソング 兼用信号KS
	MODE[2]	IN/Digital		(表2-(1)参照)	
	MODE[1].	IN/Digital	動作、省電力モード設定入力		
	MODE[0]	IN/Digital			モード制御信号MC
	LE	IN/Digital	3-wire interface, ロードイネーブル	(表2-(2)参照)	
	SDATA	IN/Digital	3-wire interface, シリアルデータ	(図15参照)	
	SCLK	IN/Digital	3-wire interface, シリアルクロック		
	REFCLK	IN/Digital	20MHz基準クロック入力		基準クロックSCLK
	TXBBINIX	IN/Analog	送信ペースパンド【信号 (Positive)		[信号
送信信号	TXBBINIY	IN/Analog	送信ベースパンドI信号 (Negative)		
	TXBBINQX	IN/Analog	送信ベースパンドQ信号 (Positive)		6個号
	TXBBINQY	IN/Analog	送信ベースバンドQ信号 (Negative)		

## 【図13】

**2** 13

Bit			Description		
MODE[2]	MODE[1]	MODE[0]	Mode	Status	Power-on Block
0	0	0	Idle	最も省電力	
0	0	1	Pre-Heat	BGR回路のみON	
0	1	0	Warm-Up	BGR-Synthesizer	
				動作	
0	1	1	TX-Cal	送信部キャリブ	
				レーション	
0	0	. 0	RX-Cal	受信部キャリブ	
				. レーション	
1	0	1	RX	受信動作	
ì	1	0	TX	送信動作	
1	1	1	TBD	TBD	TBD


# 【図14】

**2** 14


Register	Word #		Serial Bits							
	LSB	2	3	4	5	6	7	8	MSB	
Test	0	0	TO	Tl	T2	T3	T4 T5 T6		Т6_	
Synth Ch	0	1	SR	CO	C1	C2	C3	C4	C5	
TX Power	1	0	P0	P1	P2	P3	Don't Care			
(TBD)	1	1	(TBD)							

【図15】






【図16】




## 【図17】

### 図 17




【図18】

#### 図 18




【図19】



【図20】

**20** 



【書類名】 要約書

【要約】

【課題】 ベースバンド処理部に負担をかけることなく、オートゲインコントロール処理を短時間で、かつ高精度に行う。

【解決手段】 無線LANシステム1が受信状態になると、ゲイン制御回路19は受信アンテナ2,3を交互に切り換える。ある受信感度を超える信号を受信すると、ゲイン制御回路19は、第1測定回路18が測定した受信レベルに応じてゲイン設定値時分割データTDを設定し、LNA9のゲイン設定値、およびLPF/PGA16,17の前段に設けられた2つのプログラマブルゲインアンプのゲイン粗制御を行う。そして、DCオフセットをキャンセルし、第2測定回路26が信号レベルを測定し、その信号レベルに応じてゲイン設定値時分割データTDを設定してLPF/PGA16,17の後段に設けられたプログラマブルゲインアンプのゲインを高精度に設定し、オートゲインコントロール処理を終了する

【選択図】 図1

#### 出願人履歴情報

識別番号

[000005108]

1. 変更年月日

1990年 8月31日

[変更理由]

新規登録

住 所

東京都千代田区神田駿河台4丁目6番地

氏 名

株式会社日立製作所